Senior Physical Design Engineer

Capgemini - Europa, 🇬🇷 Grecia, Thessaloniki/Steliou Kazantzidi, Athinai

| Campo | Descripción | |----------------|------------------------------------------------------------------------------------------------------------------| | Rol | Responsable de todos los aspectos del diseño físico a nivel de chip o bloque en tecnologías avanzadas (10nm y menores). Incluye floorplanning, particionamiento, distribución de malla de potencia, planificación y análisis de clock tree, reordenamiento de scan, placement, CTS, place and route, análisis y cierre de timing, ECO funcional y de timing, y validación/qualificación (Formal Verification, EM/IR, DRC, LVS, Antenna, ERC). Desarrollo de soluciones Low Power y scripts asociados. Realización de múltiples ciclos de diseño complejos con mínima supervisión. | Requisitos | Más de 8 años de experiencia en RTL2GDSII en nodos 10nm o menores con diseños de 500k a más de 1 millón de instancias. Manejo experto de herramientas CAD de Synopsys y/o Cadence. Conocimiento del flujo de síntesis, DFT, optimización de scan coverage. Habilidades en floorplan, power plan, CTS, place, route y cierre de timing. Scripting en Perl/TCL/Python y Makefile. Expertise en análisis STA/PTSI, integridad de señal, ECOs, análisis y corrección EM/IR, DRC, LVS, ERC. Experiencia en cierre de tape-out. Actividades top level como floor planning y pin assignment son un plus. | Oferta | Salario competitivo y beneficios, respeto por vida privada, herramientas necesarias para alto rendimiento, compromiso responsable y estabilidad a largo plazo.